背景技術(shù)：
1、過去幾十年，集成電路中的特征的縮放一直是不斷增長的半導(dǎo)體工業(yè)背后的驅(qū)動力?？s放到越來越小的特征使得能夠增加半導(dǎo)體芯片的有限芯片面積上的功能單元的密度。例如，縮小晶體管尺寸允許在芯片上并入增加數(shù)量的存儲器或邏輯裝置，從而使得能夠制造具有增大的容量的產(chǎn)品。然而，對更大容量的追求并非沒有問題。優(yōu)化每個裝置的性能的必要性變得越來越重要。
2、常規(guī)和當(dāng)前已知的制造工藝中的可變性可能限制將它們進(jìn)一步擴(kuò)展到10納米節(jié)點(diǎn)或亞10納米節(jié)點(diǎn)范圍內(nèi)的可能性。因此，制造未來技術(shù)節(jié)點(diǎn)所需的功能部件可能需要在當(dāng)前制造工藝中引入新方法或集成新技術(shù)，或引入新方法或集成新技術(shù)來代替當(dāng)前制造工藝。
3、在集成電路裝置的制造中，隨著裝置尺寸不斷縮放，諸如三柵極晶體管的多柵極晶體管已經(jīng)變得更加普遍。三柵極晶體管通常制造在體硅襯底或絕緣體上硅襯底上。在一些實(shí)例中，體硅襯底因為它們較低的成本和與現(xiàn)有的高產(chǎn)量體硅襯底基礎(chǔ)結(jié)構(gòu)的兼容性而是優(yōu)選的。
4、然而，縮放多柵極晶體管并非沒有后果。隨著微電子電路系統(tǒng)的這些基本構(gòu)建塊的尺寸減小，并且隨著在給定區(qū)域中制造的基本構(gòu)建塊的絕對數(shù)量增加，用于制造這些構(gòu)建塊的半導(dǎo)體工藝的約束已經(jīng)變得勢不可擋。
技術(shù)實(shí)現(xiàn)思路
1.一種集成電路結(jié)構(gòu)，包括：
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第一柵極堆疊體和所述第二柵極堆疊體的最底表面位于所述外延源極或漏極結(jié)構(gòu)的最底表面上方。
3.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu)，其中，所述導(dǎo)電背面接觸部在所述第一柵極堆疊體和所述第二柵極堆疊體下面橫向延伸。
4.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu)，其中，所述外延源極或漏極結(jié)構(gòu)包括硅、鍺和硼。
5.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu)，其中，所述外延源極或漏極結(jié)構(gòu)包括硅和磷。
6.一種集成電路結(jié)構(gòu)，包括：
7.根據(jù)權(quán)利要求6所述的集成電路結(jié)構(gòu)，其中，所述第一柵極堆疊體和所述第二柵極堆疊體的最底表面位于所述外延源極或漏極結(jié)構(gòu)的最底表面上方。
8.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu)，其中，所述導(dǎo)電背面接觸部在所述第一柵極堆疊體和所述第二柵極堆疊體下面橫向延伸。
9.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu)，其中，所述外延源極或漏極結(jié)構(gòu)包括硅、鍺和硼。
10.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu)，其中，所述外延源極或漏極結(jié)構(gòu)包括硅和磷。
11.一種計算裝置，包括：
12.根據(jù)權(quán)利要求11所述的計算裝置，包括所述第一多個水平堆疊的納米線和所述第二多個水平堆疊的納米線。
13.根據(jù)權(quán)利要求11所述的計算裝置，包括所述第一鰭狀物和所述第二鰭狀物。
14.根據(jù)權(quán)利要求11、12或13所述的計算裝置，還包括：
15.根據(jù)權(quán)利要求11、12或13所述的計算裝置，還包括：
16.根據(jù)權(quán)利要求11、12或13所述的計算裝置，還包括：
17.根據(jù)權(quán)利要求11、12或13所述的計算裝置，還包括：
18.根據(jù)權(quán)利要求11、12或13所述的計算裝置，還包括：
19.根據(jù)權(quán)利要求11、12或13所述的計算裝置，其中，所述部件是封裝的集成電路管芯。
20.根據(jù)權(quán)利要求11、12或13所述的計算裝置，其中，所述部件是從由處理器、通信芯片和數(shù)字信號處理器構(gòu)成的組中選擇的。